



آزمایشگاه معماری کامپیوتر
گرد آورندگان: امید قلی زاده – ادریس نصیحت کن
علی علیپور – مرضیه رستگار

اهداف

- ۱- یادگیری مفاهیم اصلی معماری کامپیوتر
- ۲- یادگیری مفاهیم خط لوله در پردازنده
- ۳- تاثیرات اجزای مختلف پردازنده در کارایی آن و نحوه افزایش آن
- ۴- یادگیری طراحی سخت افزار و کدنویسی هافمن
- ۵- نحوه کدنویسی Verilog با قابلیت سنتز
- ۶- نحوه عیب یابی و تست مدارهای سخت افزاری طراحی شده

مطالب پیش زمینه‌ی درس

- طراحی مدارهای دیجیتال
- معماری کامپیوتر
- زبان توصیف سخت افزار Verilog
- آشنایی با نرم افزار Vivado

سرفصل

- ۱- پیاده سازی پردازنده ARM
- ۲- پیاده سازی تکنیک ارسال به جلو و مشاهده میزان بهبود کارایی
- ۳- استفاده از SRAM به عنوان حافظه اصلی
- ۴- پیاده سازی حافظه نهان و مشاهده میزان افزایش کارایی آن

نحوه نمره دهی

- نمرات آزمایشگاه شامل موارد زیر می باشد:
- ۱- نمره انجام آزمایش ها و گزارش کار
 - ۲- نمره امتحان (میانگین ۳ کوییز)
 - ۳- نمره منفی برای غیبت و تأخیر
 - ۴- کسر نمره به ازای تأخیر در تحویل هریک بخش



آزمایشگاه معماری کامپیوتر
گرد آورندگان: امید قلی زاده – ادریس نصیحت کن
علی علیپور – مرضیه رستگار

بارمبندی هر بخش از آزمایشگاه

ردیف	سرفصل	نمره	توضیحات
۱	پایه سازی پردازنده ARM	۷	در این بخش پردازنده ARM به صورت کامل پیاده سازی می شود و برنامه محک اجرا خواهد شد.
۲	پایه سازی تکنیک ارسال به جلو و مشاهده میزان بهبود کارایی	۲	تکنیک ارسال به جلو به پردازنده اضافه می شود و میزان بهبود کارایی آن بررسی می شود.
۳	استفاده از SRAM به عنوان حافظه اصلی	۲	در این آزمایش ماژول SRAM به عنوان حافظه اصلی به پردازنده اضافه خواهد شد.
۴	پایه سازی حافظه نهان و مشاهده میزان افزایش کارایی آن	۲	برای بهبود کارایی پردازنده پس از سربار اضافه شده توسط حافظه اصلی حافظه نهان به سیستم اضافه می شود و میزان کارایی آن بررسی می شود.
۵	گزارش کار	۲	گزارش کار تمامی قسمت ها به صورت یکجا در پایان ترم باید در وبگاه درس بارگذاری شود.
۶	امتحان	۶	امتحان عملی شامل افزودن یک دستور به پردازنده خواهد بود.

نمره دهی برای هر آزمایش

- ۱- اجرای درست هر آزمایش بر روی برد
- ۲- پیاده سازی صحیح توصیف سخت افزار و تسلط به کد ارائه شده
- ۳- مطابقت کد با RTL ترسیم شده و توضیحات آن
- ۴- تهیه گزارش به همراه نتایج و تحلیل های خواسته شده
- ۵- درصد مشارکت: براساس تسلط هر فرد نسبت به کد به اعضای هر گروه تعلق می گیرد و نمره براساس آن برای هر فرد محاسبه می شود.

نحوه کسر نمره غیبت و تأخیر

میزان کسر نمره	تأخیر یا غیبت**
۰	تأخیر تا ۱۰ دقیقه
۰.۵ نمره	تأخیر بیش از ۱۰ دقیقه
۱ نمره	غیبت

** حداکثر یک غیبت و تأخیر برای هر فرد مجاز می باشد و شامل کسر نمره نخواهد بود.

کسر نمره به ازای تأخیر در تحویل هر آزمایش:



دستور کار آزمایشگاه معماری کامپیوتر
بخش سخت افزار، دانشکده برق و کامپیوتر، دانشگاه تهران



آزمایشگاه معماری کامپیوتر
گرد آورندگان: امید قلی زاده – ادریس نصیحت کن
علی علیپور – مرضیه رستگار

تأخیر براساس زمان تحویل عملی هر بخش و مطابق زمان های تعیین شده در جدول زمانبندی آزمایشگاه محاسبه می گردد و به ازای هر روز ۱ درصد کسر خواهد شد. تأخیرهای بیش از ۲۰ روز را برابر ۲۰ روز در نظر گرفته می شود.

جدول زمانبندی آزمایشگاه

ردیف	سرفصل	تاریخ تحویل
۱	پایاده سازی پردازنده ARM – کوپیز ۱	۱۴۰۴/۰۲/۱۲
۳	پایاده سازی تکنیک ارسال به جلو	۱۴۰۴/۰۲/۲۶
۴	استفاده از SRAM به عنوان حافظه اصلی – کوپیز ۲	۱۴۰۴/۰۳/۰۲
۵	پایاده سازی حافظه نهان و مشاهده میزان افزایش کارایی آن	۱۴۰۴/۰۳/۱۳
۷	آخرین تاریخ ارسال گزارش کار	۱۴۰۴/۰۳/۳۰
۸	آخرین تاریخ تحویل – کوپیز ۳	۱۴۰۴/۰۳/۱۳



آزمایشگاه معماری کامپیوتر
گرد آورندگان: امید قلی زاده – ادریس نصیحت کن
علی علیپور – مرضیه رستگار

نحوه تصحیح گزارش کار

گزارش کار براساس موارد زیر نمره دهی خواهد شد:

- ظاهر شکل و داشتن قالب مناسب (در صورتی که گزارش کار دارای قالب شکل نباشد نمره از ۵۰٪ محاسبه می شود).
- توضیحات مربوط به کد
- گزارش مشکلات احتمالی
- گزارش تعداد سیکل های اجرای برنامه
- گزارش میزان سخت افزار مورد استفاده
- مقایسه هر آزمایش با آزمایش های قبل (مقایسه کارایی و هزینه)
- محاسبه CPI
- محاسبه کارایی بر هزینه (performance per cost)

جدول بارم بندی گزارش کار

ردیف	سرفصل	بارم
۱	پیاده سازی پردازنده ARM	۴۵٪
۳	پیاده سازی تکنیک ارسال به جلو	۲۰٪
۴	استفاده از SRAM به عنوان حافظه اصلی	۱۵٪
۵	پیاده سازی حافظه نهان و مشاهده میزان افزایش کارایی آن	۲۰٪

موفق باشید

علیپور- امید قلی زاده - رستگار